Verification Methodology Manual for SystemVerilog / Najlacnejšie knihy
Verification Methodology Manual for SystemVerilog

Kod: 09165363

Verification Methodology Manual for SystemVerilog

Autor Hunter, Alan (North Carolina State University, University of Leeds North Carolina State Univ. North Carolina State Univ. North Carolina State Univ. No

Offers users the first resource guide that combines both the methodology and basics of SystemVerilog§§Addresses how all these pieces fit together and how they should be used to verify complex chips rapidly and thoroughly.§§Unique ... więcej

131.78


Dostępna u dostawcy w małych ilościach
Wysyłamy za 13 - 16 dni

Potrzebujesz więcej egzemplarzy?Jeżeli jesteś zainteresowany zakupem większej ilości egzemplarzy, skontaktuj się z nami, aby sprawdzić ich dostępność.


Dodaj do schowka

Zobacz książki o podobnej tematyce

Bon podarunkowy: Radość gwarantowana

Wzór bonu podarunkowegoDowiedz się więcej

Więcej informacji o Verification Methodology Manual for SystemVerilog

Za ten zakup dostaniesz 331 punkty

Opis

Offers users the first resource guide that combines both the methodology and basics of SystemVerilog§§Addresses how all these pieces fit together and how they should be used to verify complex chips rapidly and thoroughly.§§Unique in its broad coverage of SystemVerilog, advanced functional verification, and the combination of the two.§

Szczegóły książki

Kategoria Książki po angielsku Technology, engineering, agriculture Electronics & communications engineering Electronics engineering

131.78

Ulubione w innej kategorii



Osobní odběr Bratislava a 2642 dalších

Copyright ©2008-24 najlacnejsie-knihy.sk Wszelkie prawa zastrzeżonePrywatnieCookies


Konto: Logowanie
Všetky knihy sveta na jednom mieste. Navyše za skvelé ceny.

Nákupní košík ( prázdný )

Nakupte za 59,99 € a
máte doručení zdarma.

Twoja lokalizacja: