Interconnect and Temperature Aware Unified Physical and High Level Synthesis / Najlacnejšie knihy
Interconnect and Temperature Aware Unified Physical and High Level Synthesis

Kod: 05323004

Interconnect and Temperature Aware Unified Physical and High Level Synthesis

Autor Vyas Krishnan, Srinivas Katkoori

The exponential scaling in CMOS transistor sizes over the past three decades have enabled spectacular advances in integrated circuit technology, allowing the integration of more than a billion transistors in modern very large-scal ... więcej

100.73

Zwykle: 100.74 €

Oszczędzasz 0.01 €

Dostępność:

50 % szansaOtrzymaliśmy informację, że książka może być ponownie dostępna. Na podstawie państwa zamówienia, postaramy się książkę sprowadzić w terminie do 6 tygodni. Gwarancja pełnego zwrotu pieniędzy, jeśli książka nie zostanie zabezpieczona.
Przeszukamy cały świat

Powiadomienie o dostępności

Dodaj do schowka

Zobacz książki o podobnej tematyce

Bon podarunkowy: Radość gwarantowana

Wzór bonu podarunkowegoDowiedz się więcej

Powiadomienie o dostępności

Powiadomienie o dostępności


Akceptacja - Zgłaszając nam chęć otrzymania powiadomienia, akceptujesz warunki Regulaminu

Będziemy sprawdzać dostępność książki za Ciebie

Wpisz swój adres e-mail, aby otrzymać od nas powiadomienie,
gdy książka będzie dostępna. Proste, prawda?

Więcej informacji o Interconnect and Temperature Aware Unified Physical and High Level Synthesis

Za ten zakup dostaniesz 253 punkty

Opis

The exponential scaling in CMOS transistor sizes over the past three decades have enabled spectacular advances in integrated circuit technology, allowing the integration of more than a billion transistors in modern very large-scale integrated (VLSI) circuits. Over the last four decades, transistor scaling has followed Moore's law, and according to projections made by the International Technology Roadmap for Semiconductors (ITRS), minimum feature sizes are expected to reach 22nm by 2012. The primary drivers for transistor scaling are the associated benefits of lower system costs, improved performance, and system reliability.§However, continuous device and interconnect scaling trends in deep submicron designs have created new challenges for integrated circuit designers such as increased interconnect delays due to rising parasitic resistance and capacitance of on-chip wiring, increased on-chip power densities, and performance and reliability problems posed by on-chip thermal gradients and thermal-hotspots. Thus, the major challenge is in achieving reliable, high-performance system implementations, all the way from the micro-architecture level down to the layout level. In order to realize such an implementation, a unified physical-level and high-level synthesis method becomes paramount, to ensure predictability of HLS design flows and minimize design iterations.

Szczegóły książki

Kategoria Książki po angielsku Technology, engineering, agriculture Electronics & communications engineering Electronics engineering

100.73

Ulubione w innej kategorii



Osobní odběr Bratislava a 2642 dalších

Copyright ©2008-24 najlacnejsie-knihy.sk Wszelkie prawa zastrzeżonePrywatnieCookies


Konto: Logowanie
Všetky knihy sveta na jednom mieste. Navyše za skvelé ceny.

Nákupní košík ( prázdný )

Nakupte za 59,99 € a
máte doručení zdarma.

Twoja lokalizacja: